|
ADPLL（、完全デジタル位相同期回路）とは、電子回路の1つであり回路の構成要素をすべてデジタル化した位相同期回路（PLL）である。 回路をすべてデジタル化することで、21世紀現在、主要な半導体回路技術となっているCMOSプロセスでPLL回路を構成でき〔完全デジタルPLL技術の動向 pp.14〕、ループフィルタの時定数を動的に変更することで同期が収束するまでの時間を大幅に短縮できるなど、多くの利点がある〔完全デジタルPLL技術の動向 pp.25-29〕。 Allの付かない従来型の「デジタルPLL」は、名称にデジタルが付くが、位相比較器 (PFD) と分周器にデジタル回路が使用されているが、フィルタとVCOはアナログ回路である。 == 特徴 == * デジタル・ループフィルタの制御によって安定性と速応性のトレードオフ問題〔「安定性と速応性のトレードオフ問題」とは、位相雑音と高速整定とのトレードオフとも言い、位相を安定させるためにループフィルタで高周波をカットすると設定周波数までの収束するのに時間がかかり、両者を同時に最適化するの一般に困難であるという問題である。〕を解決できる * 微細な設計ルールのデジタルCMOSプロセスが使用できるため低電圧動作に向く〔微細な設計ルールのデジタルCMOSプロセスでは、1.5V以下の動作電圧が実現出来る。また、チャージポンプ回路が不要なので低動作電圧動作でも支障なく、同時に位相雑音も低減できる。〕 * 微細化が進むほど高性能化が期待出来る〔従来型のアナログ動作のPLLでは微細化が進んでも性能が向上するとは限らない。〕 * チップ寸法が小さく済む〔一般的にアナログフィルタは抵抗とキャパシタを多用するので回路規模が大きくなる。〕 * 設計段階で動作の検証が済み、初回製作時での完全動作が期待できる * プロセス技術に依存する部分が少ない * 回路設計とプロセス開発がほぼ平行して行なえる * 他プロセス・次世代プロセスへ回路デザインの移行が容易である 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「ADPLL」の詳細全文を読む スポンサード リンク
|