| 翻訳と辞書 |
| Unibus （ リダイレクト：Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。システムが必要とする冗長な論理回路を最小限にするよう意図的に設計されている。例えば、スレーブデバイスはマスターデバイスよりも多いのが通例である。従って非同期データ転送を行うためのロジックは少数のマスターデバイスだけが持つようになっていた。割り込みに関しては、''Interrupt-fielding Processor''だけが複雑なタイミング回路を装備した。結果として多くのI/Oコントローラの回路は非常に単純化され、重要な回路はカスタム集積回路化された。 18 A00-A17 - アドレス 16 D00-D15 - データ 4 BR4-BR7 - バス(割り込み)要求、優先度 4(低)～7(高) 4 BG4-BG7 - バス(割り込み)応答、優先度 4(低)～7(高) 1 NPR - 非プロセッサ要求(DMA) 1 NPG - 非プロセッサ応答(DMA) 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - 割り込み要求 1 PA - パリティ制御 1 PB - パリティ制御 2 C0-C1 - Cyce Control Lines: 2 +5v - 電源(56本の信号線には含まれない) 14 Gnd - 接地(56本の信号線には含まれない)2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした:* DATI (Data In、リード)* DATIP (Data In/Pause、リード-モディファイ-ライト操作(アトミック操作)の開始、DATO か DATOB で完了させる)* DATO (Data Out、ワードライト)* DATOB (Data Out/Byte、バイトライト)* 割込みサイクルの間に、5番目の転送種別として、割り込み元デバイスから「割り込みベクター」を ''Interrupt-fielding Processor'' に伝える転送サイクルが自動的に実行される。 ） ： ウィキペディア日本語版 |
Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。システムが必要とする冗長な論理回路を最小限にするよう意図的に設計されている。例えば、スレーブデバイスはマスターデバイスよりも多いのが通例である。従って非同期データ転送を行うためのロジックは少数のマスターデバイスだけが持つようになっていた。割り込みに関しては、''Interrupt-fielding Processor''だけが複雑なタイミング回路を装備した。結果として多くのI/Oコントローラの回路は非常に単純化され、重要な回路はカスタム集積回路化された。 18 A00-A17 - アドレス 16 D00-D15 - データ 4 BR4-BR7 - バス(割り込み)要求、優先度 4(低)～7(高) 4 BG4-BG7 - バス(割り込み)応答、優先度 4(低)～7(高) 1 NPR - 非プロセッサ要求(DMA) 1 NPG - 非プロセッサ応答(DMA) 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - 割り込み要求 1 PA - パリティ制御 1 PB - パリティ制御 2 C0-C1 - Cyce Control Lines: 2 +5v - 電源(56本の信号線には含まれない) 14 Gnd - 接地(56本の信号線には含まれない)2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした:* DATI (Data In、リード)* DATIP (Data In/Pause、リード-モディファイ-ライト操作(アトミック操作)の開始、DATO か DATOB で完了させる)* DATO (Data Out、ワードライト)* DATOB (Data Out/Byte、バイトライト)* 割込みサイクルの間に、5番目の転送種別として、割り込み元デバイスから「割り込みベクター」を ''Interrupt-fielding Processor'' に伝える転送サイクルが自動的に実行される。[ゆにばす]
Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。
Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。
このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。
システムが必要とする冗長な論理回路を最小限にするよう意図的に設計されている。例えば、スレーブデバイスはマスターデバイスよりも多いのが通例である。従って非同期データ転送を行うためのロジックは少数のマスターデバイスだけが持つようになっていた。割り込みに関しては、''Interrupt-fielding Processor''だけが複雑なタイミング回路を装備した。結果として多くのI/Oコントローラの回路は非常に単純化され、重要な回路はカスタム集積回路化された。
18 A00-A17 - アドレス
16 D00-D15 - データ
4 BR4-BR7 - バス(割り込み)要求、優先度 4(低)～7(高)
4 BG4-BG7 - バス(割り込み)応答、優先度 4(低)～7(高)
1 NPR - 非プロセッサ要求(DMA)
1 NPG - 非プロセッサ応答(DMA)
1 ACLO - AC Low
1 DCLO - DC Low
1 MSYNC - Master Sync
1 SSYNC - Slave Sync
1 BBSY - Bus Busy
1 SACK - Selection Acknowledge
1 INIT - Bus Init
1 INTR - 割り込み要求
1 PA - パリティ制御
1 PB - パリティ制御
2 C0-C1 - Cyce Control Lines:
2 +5v - 電源(56本の信号線には含まれない)
14 Gnd - 接地(56本の信号線には含まれない)
2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした:
* DATI (Data In、リード)
* DATIP (Data In/Pause、リード-モディファイ-ライト操作(アトミック操作)の開始、DATO か DATOB で完了させる)
* DATO (Data Out、ワードライト)
* DATOB (Data Out/Byte、バイトライト)
* 割込みサイクルの間に、5番目の転送種別として、割り込み元デバイスから「割り込みベクター」を ''Interrupt-fielding Processor'' に伝える転送サイクルが自動的に実行される。
抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』
■ウィキペディアで「Unibus(ユニバス)は、ディジタル・イクイップメント・コーポレーションが製造したPDP-11や初期のVAXで使用された初期のバス技術の一種。Unibusは72本の信号線から構成される(36本×2コネクタ)。電力供給線と接地線を除くと、56本の信号線から構成されている。バックプレーンやケーブルの形で存在する。ひとつのUnibusセグメントには最大20ノードのデバイスが接続可能で、セグメントとセグメントをバスリピーターで接続することもできる。このバスは完全な非同期で、高速なデバイスと低速なデバイスの混在が可能である。バス調停(arbitration; 次のバスマスターを選択する動作)のオーバーラップが可能であり、現在のバスマスターがデータ転送をしている間に調停を行うことができる。アドレス信号線は18本であり、アドレス空間は最大256Kバイトとなる。PDP-11アーキテクチャでは、先頭8KバイトがメモリマップされたI/Oデバイスのレジスタ用に予約されていた。システムが必要とする冗長な論理回路を最小限にするよう意図的に設計されている。例えば、スレーブデバイスはマスターデバイスよりも多いのが通例である。従って非同期データ転送を行うためのロジックは少数のマスターデバイスだけが持つようになっていた。割り込みに関しては、''Interrupt-fielding Processor''だけが複雑なタイミング回路を装備した。結果として多くのI/Oコントローラの回路は非常に単純化され、重要な回路はカスタム集積回路化された。 18 A00-A17 - アドレス 16 D00-D15 - データ 4 BR4-BR7 - バス(割り込み)要求、優先度 4(低)～7(高) 4 BG4-BG7 - バス(割り込み)応答、優先度 4(低)～7(高) 1 NPR - 非プロセッサ要求(DMA) 1 NPG - 非プロセッサ応答(DMA) 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - 割り込み要求 1 PA - パリティ制御 1 PB - パリティ制御 2 C0-C1 - Cyce Control Lines: 2 +5v - 電源(56本の信号線には含まれない) 14 Gnd - 接地(56本の信号線には含まれない)2本の制御線(C0とC1)は以下のような4種類のデータ転送サイクルを選択可能とした:* DATI (Data In、リード)* DATIP (Data In/Pause、リード-モディファイ-ライト操作(アトミック操作)の開始、DATO か DATOB で完了させる)* DATO (Data Out、ワードライト)* DATOB (Data Out/Byte、バイトライト)* 割込みサイクルの間に、5番目の転送種別として、割り込み元デバイスから「割り込みベクター」を ''Interrupt-fielding Processor'' に伝える転送サイクルが自動的に実行される。」の詳細全文を読む
スポンサード リンク
| 翻訳と辞書 : 翻訳のためのインターネットリソース |
Copyright(C) kotoba.ne.jp 1997-2016. All Rights Reserved.
|
|