|
===================================== 〔語彙分解〕的な部分一致の検索結果は以下の通りです。 ・ 形 ： [けい, かたち, ぎょう] 1. (suf) shape 2. form 3. type ・ 形式 ： [けいしき] 【名詞】 1. (1) form 2. formality 3. format 4. (2) appearance 5. mode 6. (3) math expression ・ 式 ： [しき] 1. (n,n-suf) (1) equation 2. formula 3. expression 4. (2) ceremony 5. (3) style ・ 等 ： [など] 1. (suf) and others 2. et alia 3. etc. (ら) ・ 等価 ： [とうか] 1. (adj-na,n) equivalence ・ 価 ： [あたい] 1. (n,adj-no,vs) (1) (gen) (comp) value 2. price 3. cost 4. worth 5. merit 6. (2) variable (computer programming, programing) ・ 判 ： [ばん] (n,n-suf) size (of paper or books) ・ 判定 ： [はんてい] 1. (n,vs) judgement 2. judgment 3. decision 4. award 5. verdict 形式等価判定（けいしきとうかはんてい、Formal Equivalence Checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。 == 等価判定と抽象化レベル == 一般に、抽象化レベルの異なる（タイミングの詳細さも異なる）ものの機能的等価性の定義は様々である。 *最も典型的な手法は、2つの同期設計仕様に任意の同じ入力信号を与えたときにクロック毎に全く同じ出力信号列を生成することをもって、それらのマシンが等価であるとする。 *マイクロプロセッサ設計では、レジスタ転送レベル（RTL）実装での命令セットアーキテクチャ(ISA)仕様の機能の等価性を比較し、両方のモデルで同じプログラムを実行したときに主記憶の内容更新が等しいことを確認する。 *システム設計フローでは TLM（Transaction Level Model）での比較を必要とする。例えば、SystemCで書かれたものとそれに対応するRTL仕様を比較する。SoC（System-on-a-Chip）設計ではこのような判定が重要性を増している。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「形式等価判定（けいしきとうかはんてい、Formal Equivalence Checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。== 等価判定と抽象化レベル ==一般に、抽象化レベルの異なる（タイミングの詳細さも異なる）ものの機能的等価性の定義は様々である。*最も典型的な手法は、2つの同期設計仕様に任意の同じ入力信号を与えたときにクロック毎に全く同じ出力信号列を生成することをもって、それらのマシンが等価であるとする。*マイクロプロセッサ設計では、レジスタ転送レベル（RTL）実装での命令セットアーキテクチャ(ISA)仕様の機能の等価性を比較し、両方のモデルで同じプログラムを実行したときに主記憶の内容更新が等しいことを確認する。*システム設計フローでは TLM（Transaction Level Model）での比較を必要とする。例えば、SystemCで書かれたものとそれに対応するRTL仕様を比較する。SoC（System-on-a-Chip）設計ではこのような判定が重要性を増している。」の詳細全文を読む スポンサード リンク
|