|
===================================== 〔語彙分解〕的な部分一致の検索結果は以下の通りです。 ・ 集 ： [しゅう] 【名詞】 1. collection ・ 集積 ： [しゅうせき] 1. (n,vs) accumulation ・ 集積回路 ： [しゅうせきかいろ] (n) integrated-circuit ・ 積 ： [せき] 【名詞】 1. (gen) (math) product ・ 回 ： [かい] 【名詞】 1. counter for occurrences ・ 回路 ： [かいろ] 【名詞】 1. circuit (electric) ・ 路 ： [ろ] 【名詞】 1. road 2. street 3. path ・ 設計 ： [せっけい] 1. (n,vs) plan 2. design ・ 計 ： [けい] 1. (n,n-suf) plan
集積回路設計（しゅうせきかいろせっけい、）は、電子工学の一分野であり、集積回路 (IC) の設計に必要な論理設計技法や回路設計技法を指す。集積回路は、半導体ウェハー上にフォトリソグラフィ技術によって超小型の電子部品による電子回路を形成したものである。 == 分類 == 集積回路設計は、デジタルIC設計とアナログIC設計に大きく分けられる。デジタルIC設計は、マイクロプロセッサ、FPGA、メモリ（RAM、ROM、フラッシュメモリなど）、デジタルASICといった部品の設計を指す。デジタル設計で重要となるのは、論理的正しさ、回路密度の高さ、回路のレイアウトによるクロック/タイミング信号の効率化などである。アナログIC設計は、電源系統のICや高周波系統のIC設計が含まれ、オペアンプ、シリーズレギュレータ、位相同期回路、発振回路、アクティブフィルタなどの設計を指す。アナログ設計で重要となるのは、利得、インピーダンス、消費電力といった半導体装置としての物理特性である。アナログ信号の増幅とフィルタリングの忠実度が重要であるため、アナログIC内の能動素子はデジタルの場合よりも大きく、結果として回路の密度はそれほど重視されない。 現代のICは、膨大な数の素子を集積している。また、製造可能な限界の最小サイズを定めたデザインルールは非常に複雑化しており、2006年現在でルールは600項目以上になっている。さらに、製造結果は完全に予測することは不可能であるため、統計学的性質を考慮しなければならない。このような集積回路設計の複雑さと設計の迅速化を求める市場の圧力により、EDAの利用が拡大してきた。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「集積回路設計」の詳細全文を読む スポンサード リンク
|